동기화 (PLL)
통신의 핵심은 동기화입니다. PLL은 주파수/위상 오차를 보정해 정확한 복원을 가능하게 합니다.
PLL 동기화 인터랙티브
주파수 오프셋, 루프 대역폭, SNR을 바꿔 락 타임/지터 변화를 확인하세요.
주파수 오차 수렴
락 타임이 짧을수록 빠르게 수렴
위상 지터
지터가 작을수록 안정적
1000 Hz
200 Hz
20 dB
예상 Lock Time1667 ms
추정 지터5.00°
루프 대역폭이 넓을수록 수렴이 빨라지지만, 잡음에 민감해질 수 있습니다.
PLL 구조
- 위상 검출기(Phase Detector)
- 루프 필터(Loop Filter)
- VCO / NCO
락(Lock) 과정
초기에는 위상 오차가 크지만, 루프가 수렴하면서 VCO가 입력 주파수에 동기화됩니다. 이때 루프 대역폭이 빠른 수렴과 잡음 억제 간의 트레이드오프를 결정합니다.
타이밍 동기화
- 시그널 샘플링 오프셋 보정
- 가드 인터벌/파일럿 기반 보정
- OFDM에서는 주파수 오프셋(CFO) 동시 보정